Searching PAJ

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-026156

(43)Date of publication of application: 25.01.2002

(51)Int.CI.

H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792

(21)Application number: 2000-211288

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:


12.07.2000 (72)Inventor: SHIMIZU SATORU

**OONAKAMICHI TAKAHIRO** 

### (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device which is improved so as not to generate crystal defects in side its substrate. SOLUTION: In the semiconductor device, a source region 2 is provided in the surface of a semiconductor substrate 1 and between first and second laminated gates 20a, 20b. On the sidewalls of the first and second laminated gates 20a, 20b which are present respectively on the sides of drain regions 3a, 3b, sidewall spacers 18 are provided respectively. On the sidewalls of the first and second laminated gates 20a, 20b which are present respectively on the side of the source region 2, sidewall spacer is not provided.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-26156 (P2002 - 26156A)

(43)公開日 平成14年1月25日(2002.1.25)

(51) Int.Cl.7		識別記号	FΙ		5	テーマコード(参考)
H 0 1 L	21/8247		H01L	27/10	4 3 4	5 F 0 0 1
	27/115		•	29/78	371	5 F O 8 3
	29/788				·	5 F 1 O 1
	29/792					•

審査請求 未請求 請求項の数19 〇L (全 28 頁)

(21)出願番号	特願2000-211288(P2000-211288)	(71)出願人 000006013	<b>3</b>		
		三菱電機	朱式会社		
(22)出願日	平成12年7月12日(2000.7.12)	東京都千代田区丸の内二丁目 2 番 3 号			
		(72)発明者 清水 悟			
		東京都千何	代田区丸の内二丁目2番3号 三		
		菱電機株式	式会社内		
		(72)発明者 大中道 舅	<b>装</b> 浩		
		東京都千伯	東京都千代田区丸の内二丁目2番3号 三		
		菱電機株式	式会社内		
		(74)代理人 100064746	5		
		弁理士 2	深見 久郎 (外4名)		
•					


最終頁に続く

### (54) 【発明の名称】 半導体装置およびその製造方法

### (57)【要約】

基板中に結晶欠陥が発生しないように改良さ れた半導体装置を提供することを主要な目的とする。

【解決手段】 半導体基板1の表面中であって、第1積 層ゲート20aと第2積層ゲート20bの間にソース領 域2が設けられている。第1および第2積層ゲート20 a, 20bの、ドレイン領域3a, 3b側の側壁には、 サイドウォールスペーサ18が設けられている。第1お よび第2積層ゲート20a, 20bの、ソース領域2側 の側壁にはサイドウォールスペーサが設けられていな



1:半導体基板 3a,3b:ドレイン領域 20a:第1和暦ゲート

2:ソース領域 5a,5b:フローティングゲート 7a,7b:コントロールゲート 18:サイドウォールスペーサ 20b: 第2和2ゲート

#### 【特許請求の範囲】

【請求項1】 基板の上に互いに離して設けられた第1 のゲートと第2のゲートと、

前記第1および第2のゲートの側壁に設けられ、前記基 板に応力がかからないように、その形状が選ばれたサイ ドウォールスペーサと、を備えた半導体装置。

【請求項2】 半導体基板の上に設けられ、フローティ ングゲートとコントロールゲートが積層されてなり、互 いに離されて形成された第1積層ゲートと第2積層ゲー

前記半導体基板の表面中であって、前記第1積層ゲート と前記第2積層ゲートの間に設けられたソース領域と、 前記半導体基板の表面中であって、かつ前記第1積層ゲ ートを間に挟んで前記ソース領域の反対の側に設けられ た第1のドレイン領域と、

前記半導体基板の表面中であって、かつ前記第2積層ゲ ートを間に挟んで、前記ソース領域の反対側に設けられ た第2のドレイン領域と、を備え、

前記第1および第2積層ゲートの、ドレイン領域の側の 側壁には、サイドウォールスペーサが設けられており、 前記第1および第2積層ゲートの、前記ソース領域の側 の側壁にはサイドウォールスペーサが設けられていな い、請求項1に記載の半導体装置。

【請求項3】 半導体基板の上に設けられ、フローティ ングゲートとコントロールゲートが積層されてなり、互 いに離されて形成された第1積層ゲートと第2積層ゲー

前記半導体基板の表面中であって、前記第1積層ゲート と前記第2積層ゲートの間に設けられたソース領域と、 前記半導体基板の表面中であって、かつ前記第1積層ゲ 30 ートを間に挟んで、前記ソース領域の反対側に設けられ た第1のドレイン領域と、

前記半導体基板の表面中であって、かつ前記第2積層ゲ ートを間に挟んで、前記ソース領域の反対側に設けられ た第2のドレイン領域と、

前記第1積層ゲートの両側壁に設けられた第1のサイド ウォールスペーサと、

前記第2積層ゲートの両側壁に設けられた第2のサイド ウォールスペーサとを備え、

前記第1および第2のサイドウォールスペーサの直下、 前記ソース領域の表面、および前記第1および第2ドレ イン領域の表面には熱酸化膜が存在する、請求項1に記 載の半導体装置。

【請求項4】 半導体基板の上に互いに平行に順次並ん で設けられた第1、第2および第3ゲート電極を備え、 前記第1ゲート電極と前記第2ゲート電極との距離は、 前記第2ゲート電極と前記第3ゲート電極との距離より も狭くされており、

前記第2ゲート電極の、前記第3ゲート電極側の側壁に はサイドウォールスペーサが設けられており、

前記第1ゲート電極と前記第2ゲート電極との距離は、 前記サイドウォールスペーサの膜厚の2倍よりも小さく されている、請求項1に記載の半導体装置。

【請求項5】 前記サイドウォールスペーサは、窒化膜 で形成されており、

前記第1および第2のドレイン領域のそれぞれに接続さ れるコンタクトホールがセルフアライン的に形成されて いる、請求項2に記載の半導体装置。

【請求項6】 前記窒化膜のサイドウォールスペーサ 10 は、前記第1および第2ゲート電極のそれぞれの側壁 に、バッファ層を介在させて設けられており、

前記室化膜のサイドウォールスペーサは、前記半導体基 板の上にバッファ層を介在させて設けられている、請求 項5に記載の半導体装置。

【請求項7】 ゲート電極を有する周辺回路部と、

フローティングゲートとコントロールゲートが積層され てなり、互いに離されて形成された第1積層ゲートと第 2積層ゲートを有するセル部と、

前記ゲート電極の側壁に設けられたサイドウォールスペ 20 ーサと、を備え、

前記第1積層ゲートと前記第2積層ゲートとの間の距離 は、前記サイドウォールスペーサの幅の2倍よりも小さ くされており、

前記第1および第2積層ゲートの側壁にはサイドウォー ルスペーサが形成されていない、請求項1に記載の半導 体装置。

【請求項8】 ゲート電極を有する周辺回路部と、

フローティングゲートとコントロールゲートが積層され てなり、互いに離されて形成された第1積層ゲートと第 2積層ゲートを有するセル部と、

前記ゲート電極の側壁に設けられた第1のサイドウォー ルスペーサと、を備え、

前記第1積層ゲートと前記第2積層ゲートとの間の距離 は、前記第1のサイドウォールスペーサの幅の2倍より も小さくされており、

前記第1および第2の積層ゲートの側壁には、前記第1 積層ゲートと前記第2積層ゲートとの間の距離の1/2 よりも薄い厚みを有する第2のサイドウォールスペーサ が形成されている、請求項1に記載の半導体装置。

【請求項9】 基板の上に第1のゲートと第2のゲート を互いに離して形成する工程と、

前記第1および第2のゲートの側壁に、前記基板に応力 がかからないように、その形状が選ばれたサイドウォー ルスペーサを形成する工程と、を備えた半導体装置の製 造方法。

【請求項10】 半導体基板の上にフローティングゲー トとコントロールゲートが積層されてなる、第1積層ゲ ートと第2積層ゲートを、共通ソース領域を間に挟むよ うに互いに離して形成する工程と、

50 前記第1積層ゲートおよび第2積層ゲートを覆うよう

に、前記半導体基板の上にサイドウォールスペーサ形成 用絶縁膜を形成する工程と、

前記サイドウォールスペーサ形成用絶縁膜をエッチバッ クし、前記第1および第2の積層ゲートの、それぞれの ドレイン領域側の側壁にサイドウォールスペーサを形成 する工程と、

前記第1積層ゲートと前記第2積層ゲートの間に位置す る、ソース側の、前記サイドウォールスペーサ形成用絶 縁膜と分離酸化膜をセルフアラインで同時にエッチング 除去する工程と、

前記フローティングゲートおよび前記コントロールゲー トの側壁を酸化する工程と、を備えた、請求項9に記載 の半導体装置の製造方法。

【請求項11】 半導体基板の上に、フローティングゲ ートとコントロールゲートが積層されてなる、第1積層 ゲートと第2積層ゲートを、共通ソース領域を間に挟む ように互いに離して形成する工程と、

前記フローティングゲートと前記コントロールゲートの 側壁を酸化する工程と、

前記第1積層ゲートおよび前記第2積層ゲートを覆うよ 20 うに、前記半導体基板の上にサイドウォールスペーサ形 成用絶縁膜を形成する工程と、

前記サイドウォールスペーサ形成用絶縁膜をエッチバッ クし、前記第1および第2積層ゲートの、それぞれのド レイン側の側壁にサイドウォールスペーサを形成するエ 程と、

前記第1積層ゲートと前記第2積層ゲートの間に位置す る、ソース側の、前記サイドウォールスペーサ形成用絶 縁膜と分離酸化膜をセルフアラインで同時にエッチング 除去する工程と、を備えた、請求項9に記載の半導体装 30 置の製造方法。

【請求項12】 半導体基板の上に、フローティングゲ ートとコントロールゲートが積層されてなる、第1積層 ゲートと第2積層ゲートを、共通ソース領域を間に挟む ように互いに離して形成する工程と、

前記第1積層ゲートおよび前記第2積層ゲートを覆うよ うに、前記半導体基板の上にサイドウォールスペーサ形 成用絶縁膜を形成する工程と、

前記サイドウォールスペーサ形成用絶縁膜をエッチバッ クし、前記第1積層ゲートおよび前記第2積層ゲート の、ソース領域およびドレイン領域側の側壁にそれぞ れ、サイドウォールスペーサを形成する工程と、

前記フローティングゲートと前記コントロールゲートの 側壁を酸化すると同時に、前記ソース領域および前記ド レイン領域の表面に熱酸化膜を形成する工程と、を備え た請求項9に記載の半導体装置の製造方法。

【請求項13】 半導体基板の上に、第1、第2および 第3ゲート電極を順次並べて互いに平行に形成する工程 と、

記半導体基板の上にサイドウォールスペーサ形成用絶縁 膜を形成する工程と、

前記第1ゲート電極と前記第2ゲート電極との間に位置 する部分を露出させ、かつその他の部分を覆うレジスト パターンを、前記半導体基板の上に形成する工程と、

前記レジストパターンをマスクにして、前記サイドウォ ールスペーサ形成用絶縁膜をエッチバックし、前記第1 および第2のゲート電極の互いに向い合う側の両側壁に 第1のサイドウォールスペーサを形成する工程と、

前記レジストパターンを除去し、残りのサイドウォール スペーサ形成用絶縁膜をエッチバックし、前記第1およ び第2のゲート電極の、互いに向い合わない側の両側壁 に第2のサイドウォールスペーサを形成する工程と、を

前記第1ゲート電極と前記第2ゲート電極との距離を、 前記第2のサイドウォールスペーサの厚さの2倍よりも 小さくして行なう、請求項9に記載の半導体装置の製造 方法。

【請求項14】 半導体基板の上に、フローティングゲ ートとコントロールゲートが積層されてなる、第1積層 ゲートと第2積層ゲートを、共通ソース領域を挟むよう に互いに離して形成する工程と、

前記第1積層ゲートおよび前記第2積層ゲートを覆うよ うに前記半導体基板の上に窒化膜を形成する工程と、

前記窒化膜をエッチバックし、前記第1および第2のゲ ート電極の、互いに向い合わない側の両側壁に窒化膜の サイドウォールスペーサを形成する工程と、

前記第1積層ゲートと前記第2積層ゲートの間に位置す る部分を露出させ、かつその他の部分を覆うレジストパ ターンを前記半導体基板の上に形成する工程と、

前記レジストパターンをマスクにして、前記第1積層ゲ ートと前記第2積層ゲートの間に位置する部分に存在す る、ソース側の、窒化膜と分離酸化膜をエッチング除去 する工程と、

前記フローティングゲートと前記コントロールゲートの 側壁を酸化する工程と、を備えた請求項9に記載の半導 体装置の製造方法。

【請求項15】 半導体基板の上に、フローティングゲ ートとコントロールゲートが積層されてなる、第1積層 ゲートと第2積層ゲートを、共通ソース領域を挟むよう に互いに離して形成する工程と、

前記フローティングゲートおよび前記コントロールゲー トの側壁を酸化する工程と、

前記第1積層ゲートおよび前記第2積層ゲートを覆うよ うに前記半導体基板の上に窒化膜を形成する工程と、

前記室化膜をエッチバックし、前記第1および第2のゲ ート電極の、互いに向い合わない側の両側壁に、窒化膜 のサイドウォールスペーサを形成する工程と、

前記第1積層ゲートと前記第2積層ゲートの間に位置す 前記第1、第2および第3ゲート電極を覆うように、前 50 る部分を露出させ、かつその他の部分を覆うレジストパ

10

備え、

ターンを前記半導体基板の上に形成する工程と、

前記レジストパターンをマスクにして、前記第1積層ゲ ートと前記第2積層ゲートの間に位置する部分に存在す る、ソース側の、窒化膜と分離酸化膜をエッチング除去 する工程と、を備えた請求項9に記載の半導体装置の製 造方法。

【請求項16】 半導体基板の上に、フローティングゲ ートとコントロールゲートが積層されてなる、第1積層 ゲートと第2積層ゲートとを、共通ソース領域を挟むよ うに互いに離して形成する工程と、

前記第1積層ゲートおよび前記第2積層ゲートを被覆す るように、プラズマ酸化膜またはCVD酸化膜を形成す る工程と、

前記第1積層ゲートおよび前記第2積層ゲートを覆うよ うに前記半導体基板の上に窒化膜を形成する工程と、

前記室化膜をエッチバックし、前記第1および第2の積 層ゲートの、互いに向い合わない側の両側壁に窒化膜の サイドウォールスペーサを形成する工程と、

前記第1積層ゲートと前記第2積層ゲートの間に位置す る部分を露出させ、かつその他の部分を覆うレジストパ 20 ターンを前記半導体基板の上に形成する工程と、

前記レジストパターンをマスクにして、前記第1積層ゲ ートと前記第2積層ゲートの間に位置する部分に存在す る、ソース側の、窒化膜と分離酸化膜をエッチング除去 する工程と、

前記フローティングゲートと前記コントロールゲートの 側壁を酸化する工程と、を備えた請求項9に記載の半導 体装置の製造方法。

【請求項17】 半導体基板の上に、フローティングゲ ートとコントロールゲートが積層されてなる、第1積層 30 ゲートと第2積層ゲートを、共通ソース領域を挟むよう に互いに離して形成する工程と、

前記フローティングゲートとコントロールゲートの側壁 を酸化する工程と、

前記第1積層ゲートおよび前記第2積層ゲートを被覆す るようにプラズマ酸化膜またはCVD酸化膜を形成する 工程と、

前記第1積層ゲートおよび前記第2積層ゲートを覆うよ うに前記半導体基板の上に窒化膜を形成する工程と、

層ゲートの、互いに向い合わない側の両側壁に窒化膜の サイドウォールスペーサを形成する工程と、

前記第1積層ゲートと前記第2積層ゲートの間に位置す る部分を露出させ、かつその他の部分を覆うレジストパ ターンを前記半導体基板の上に形成する工程と、

前記レジストパターンをマスクにして、前記第1積層ゲ ートと前記第2積層ゲートの間に位置する部分に存在す る、ソース側の、窒化膜と分離酸化膜をエッチング除去 する工程と、を備えた請求項9に記載の半導体装置の製 造方法。

【請求項18】 半導体基板の上であって、周辺回路部 に、ゲートを形成する工程と、

前記ゲートの側壁にサイドウォールスペーサを形成する 工程と、

前記半導体基板の上であって、セル部に、フローティン グゲートとコントロールゲートが積層されてなる第1積 層ゲートと第2積層ゲートを、共通ソース領域を挟むよ うに、互いに離して形成する工程とを備えた、請求項9: に記載の半導体装置の製造方法。

【請求項19】 前記第1積層ゲートの両側壁および前 記第2積層ゲートの両側壁に、前記サイドウォールスペ ーサの膜厚よりも薄く、かつ前記第1積層ゲートと前記 第2積層ゲートの間の距離の1/2以下の膜厚を有する 第2サイドウォールスペーサを形成する工程と、を備え た、請求項18に記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、一般に、半導体 装置に関するものであり、より特定的には、性能および 信頼性を向上させることができるように改良された半導 体装置に関する。この発明は、また、そのような半導体 装置の製造方法に関する。

[0002]

【従来の技術】近年、不揮発性半導体記憶装置の1種で あるフラッシュメモリは、ダイナミックランダムアクセ スメモリ(DRAM)より安価に製造できるため、次世 代を担うメモリデバイスとして期待されている。

【0003】図59は、従来のフラッシュメモリのメモ リセル部の断面図である。半導体基板1の表面に、ソー ス線に接続されるソース領域2と、対応したビット線に 接続されるドレイン領域3が設けられている。半導体基 板1の上に、トンネル酸化膜4を介在させて、情報を蓄 積するためのフローティングゲート電極5が設けられて いる。フローティングゲート電極5の上に、コントロー ルゲート/フローティングゲート層間絶縁膜(一般に、 酸化膜-窒化膜-酸化膜(ONO膜))6を介在させ て、対応したワード線に接続されるコントロールゲート 電極7が設けられている。

【0004】フローティングゲート電極5の直下に位置 前記窒化膜をエッチバックし、前記第1および第2の積 40 するトンネル酸化膜4のFN(Fowler-Nordheim)電流 現象や、チャネルホットエレクトロン(CHE)現象等 によって、フローティングゲート電極5に電子を注入す るか、フローティングゲート電極5に蓄積された電子を 引き抜くことにより、消去か書込がなされる。フローテ ィングゲート電極5における電子の状態によって、しき い値の2値状態が作り出され、その状態によって「0」 か「1」が読出されることになる。

> 【0005】このようなフラッシュメモリやEEPRO Mといったフローティングゲート型不揮発性半導体メモ 50 リにおいて、最も一般的に用いられているアレイ構成

は、NOR型アレイである。NOR型アレイは、各行のメモリセルのドレイン拡散層にコンタクトを形成し、メタル配線やポリサイド配線などでピット線を行方向に形成するものである。すなわち、NOR型アレイは、各列のメモリセルのゲート配線とピット線とをマトリックス状に形成するアレイ構成である。

【0006】図60は、NOR型アレイを示す回路図である。図61は、NOR型アレイのレイアウトを示す図である。

【0007】図62は図61におけるA-A線に沿う断面図である。図63は図61におけるB-B線に沿う断面図である。図64は、図61におけるC-C線に沿う断面図である。これらの図において、8はビット線コンタクト、9は活性領域、10は分離酸化膜、11は酸化膜を表わしている。

【0008】これらの図を参照して、各ブロック(たとえば512Kビットのメモリセルで構成される)のメモリセルのソース領域2はすべて接続される。このようにすべてのソース領域2を接続する際、セルフアラインソース構造を用いると、メモリセルの微細化に非常に有用である。

【0009】セルフアラインソース構造とは、各メモリ セルのソース領域2の接続に際して、各メモリセルの拡 散層にコンタクトを落とし、これらを金属配線により接 続するというものではない。セルフアラインソース技術 では、まず、図65を参照して、メモリセルのコントロ ールゲート電極7を形成した後に、ソース領域2のみを 開口するように、レジスト12を形成する。レジスト1 2の端部は、コントロールゲート電極7の上に形成され る。図65と図64を参照して、レジスト12とコント ロールゲート電極7をマスク材として、ソース領域2に 存在する分離酸化膜をエッチング除去する。さらに、ソ ース領域2に、Asなどを用い、イオン注入を行なう。 これにより、各ソース領域2を列方向に拡散層で接続す る。これらは、セルフアラインで形成される。なお、図 64中、点線で示した部分は、エッチング除去された分 離酸化膜を表わしている。

【0010】メモリセルのソース領域をすべて活性領域で形成し、これらを金属配線で接続する場合には、アライメント余裕が必要となり、ソース領域のゲート間隔は、大きくすることを余儀なくさせられる。しかし、セルフアラインソース技術では、メモリセルのソース領域をすべて活性領域で形成し、これらを拡散層で接続するため、メモリセルの、ソース領域を挟むゲートとゲートの間隔を、最小デザインルールで形成できる。ひいては、メモリセルの微細化が実現される。

#### [0011]

【発明が解決しようとする課題】しかしながら、近年の著しいデザインルールの縮小に伴い、セルフアラインソース構造を適用したフラッシュメモリにおいて、最小デ 50

ザインルールで形成可能な、メモリセルのソース領域を 挟むゲートとゲートの間隔はますます狭くなってきてい る。

【0012】一方、フラッシュメモリの書込・消去には、コントロールゲート電極、ソースドレイン、および基板に、FNトンネル電源やCHEトンネル電流を発生させる必要がある。そのためには、たとえば、10V以上の高電圧が必要であり、その高電圧をハンドリングするために、DRAMやSRAMに使われている周辺トランジスタよりも高耐圧に耐え得る周辺トランジスタが必要である。

【0013】高耐圧トランジスタを実現するには、ソース/ドレイン構造の最適化と厚いサイドウォールスペーサが有効である。

【0014】一方、図66を参照して、微細化されたフラッシュメモリデバイスでは、高耐圧周辺回路を実現するために、厚いサイドウォールスペーサを用いると、セル内において、ゲートーゲート間に挟まれた狭いソース領域2で、サイドウォールスペーサが埋込まれてしまう。したがって、その後の酸化や高温アニール時に、狭いソース領域2に埋込まれたサイドウォール絶縁膜の膨張/縮小によって、基板に応力が加わり、結果として、基板1に結晶欠陥13が発生する。ひいては、メモリセルのソース/ドレイン間にリークが生じ、デバイス性能を著しく低下させる。また、結晶欠陥13が、トンネル酸化膜4の下まで延びた場合には、Enduranceやリテンション等の信頼性が著しく低下したりする。

【0015】図67に、積層ゲートを形成した後、サイドウォールスペーサの形成までの、第1の従来技術のフ 30 ローを示す。

【0016】図68を参照して、第1および第2積層ゲート20a,20bを形成する。図69を参照して、セルのソース部のみを開口するレジストパターン28を写真製版により形成する。レジストパターン28をマスクに用いて、分離酸化膜を除去するエッチングと、除去された部分を拡散層配線にするためのイオン注入を行ない、セルフアラインソースを完成させる。図70を参照して、レジストパターン28を除去する。図71を参照して、サイドウォールスペーサ形成用絶縁膜(以下、サイドウォール絶縁膜と略す)14を堆積する。その後、図72を参照して、フローティングゲートのソース端およびドレイン端を丸める目的で、フローティングゲート5およびコントロールゲート7の側壁酸化を行なう。図73を参照して、サイドウォール絶縁膜14をエッチバックする。

【0017】この従来技術の場合、図72を参照して、ソース領域2上の、ゲートーゲート間に挟まれたサイドウォール絶縁膜14が、側壁酸化時の高温酸化熱処理( $O_2$ 中で800 $\mathbb{C}$ ~900 $\mathbb{C}$ )によって、膨張/縮小し、ソース領域2の下に位置する基板部分に、応力スト

レスを与える。この応力により、図66に示したよう に、結晶欠陥13が生じる。

【0018】図74は、第2の従来技術を示すフローで ある。図75を参照して、第1および第2積層ゲート2 0 a, 2 0 b を形成し、セルフアラインソース工程(写 真製版+エッチング+イオン注入+レジスト除去)を終 了する。その後、フローティングゲート5およびコント ロールゲート7の側壁酸化を行なう。図76を参照し て、サイドウォール絶縁膜を堆積し、これをエッチバッ クする。

【0019】この従来技術によれば、図66に示すよう な結晶欠陥は発生しない。しかしながら、図75を参照 して、積層ゲート20a、20bのポリシリコンを剥き 出して、これらの側壁酸化を行なうため、第1の従来技 術に比べて、積層ゲート20a, 20bのポリシリコン が多く酸化されてしまい、実質的なゲート長が短くな る。これによって、メモリセルのパンチスルーが生じ る。また、フローティングゲートおよびコントロールゲ ートの側壁酸化量がポリシリコンの濃度差によって、ば 結果、書込・消去速度の劣化を引き起こしてしまう。

【0020】また、上述の結晶欠陥の問題は、フラッシ ュメモリに限らず、通常のMOSトランジスタの製造の 場合にも生じる。すなわち、図77を参照して、ゲート 15とゲート16間の距離が、サイドウォール絶縁膜 (CVD-SiO2(TEOS)) 17で完全に埋まっ てしまう。このような構造では、後の髙温熱処理によ り、サイドウォール絶縁膜17が膨張/縮小し、基板1 に応力がかかり、結晶欠陥13が発生する。

【0021】この発明は、上記のような問題点を解決す るためになされたもので、結晶欠陥を発生させずに、信 頼性を向上させることができるように改良された半導体 装置を提供することを目的とする。

【0022】この発明の他の目的は、信頼性を向上させ ることができるように改良されたフラッシュメモリを提 供することにある。

【0023】この発明の他の目的は、信頼性を向上させ ることができるように改良されたMOSトランジスタを 提供することにある。

【0024】この発明の他の目的は、そのような半導体 装置の製造方法を提供することにある。

[0025]

【課題を解決するための手段】この発明の第1の局面に 従う半導体装置は、基板の上に互いに離して設けられた 第1のゲートと第2のゲートを備える。上記第1および 第2のゲートの側壁に、上記基板に応力がかからないよ うに、その形状が選ばれたサイドウォールスペーサが設 けられている。

【0026】この発明の第2の局面に従う半導体装置

とコントロールゲートが積層されてなり、互いに離され て形成された第1積層ゲートと第2積層ゲートが設けら れている。上記半導体基板の表面中であって、上記第1 積層ゲートと上記第2積層ゲートの間にソース領域が設 けられている。上記半導体基板の表面中であって、かつ 上記第1積層ゲートを間に挟んで上記ソース領域の反対 の側に第1のドレイン領域が設けられている。上記半導 体基板の表面中であって、かつ上記第2積層ゲートを間 に挟んで、上記ソース領域の反対側に第2のドレイン領 10 域が設けられている。上記第1および第2積層ゲート の、ドレイン領域の側の側壁には、サイドウォールスペ ーサが設けられている。上記第1および第2積層ゲート の、上記ソース領域の側の側壁にはサイドウォールスペ ーサが設けられていない。

【0027】この発明の第3の局面に従う半導体装置 は、半導体基板の上に設けられ、フローティングゲート とコントロールゲートが積層されてなり、互いに離され て形成された第1積層ゲートと第2積層ゲートを備え る。上記半導体基板の表面中であって、上記第1積層ゲ らつき、メモリセルのカップリング比が低くなる。その 20 ートと上記第2積層ゲートの間にソース領域が設けられ ている。上記半導体基板の表面中であって、かつ上記第 1 積層ゲートを間に挟んで、上記ソース領域の反対側に 第1のドレイン領域が設けられている。上記半導体基板 の表面中であって、かつ上記第2積層ゲートを間に挟ん で、上記ソース領域の反対側に第2のドレイン領域が設 けられている。上記第1積層ゲートの両側壁に、第1の サイドウォールスペーサが設けられている。上記第2積 層ゲートの両側壁に、第2のサイドウォールスペーサが 設けられている。上記第1および第2のサイドウォール スペーサの直下、上記ソース領域の表面および上記第1 および第2ドレイン領域の表面には熱酸化膜が存在す

> 【0028】この発明の第4の局面に従う半導体装置 は、半導体基板の上に互いに平行に順次並んで設けられ た第1、第2および第3ゲート電極を備える。上記第1 ゲート電極と上記第2ゲート電極との距離は、上記第2 ゲート電極と上記第3ゲート電極との距離よりも狭くさ れている。上記第2ゲート電極の、上記第3ゲート電極 側の側壁にはサイドウォールスペーサが設けられてい る。上記第1ゲート電極と上記第2ゲート電極との距離 は、上記サイドウォールスペーサの膜厚の2倍よりも小 さくされている。

> 【0029】この発明の第5の局面に従う半導体装置に おいては、上記サイドウォールスペーサは、窒化膜で形 成されており、上記第1および第2のドレイン領域のそ れぞれに接続されるコンタクトホールがセルフアライン 的に形成されている。

【0030】この発明の第6の局面に従う半導体装置に おいては、上記室化膜のサイドウォールスペーサは、上 は、半導体基板の上に設けられ、フローティングゲート 50 記第1および第2ゲート電極のそれぞれの側壁に、バッ

ファ層を介在させて設けられている。上記室化膜のサイ ドウォールスペーサは、上記半導体基板の上にバッファ 層を介在させて設けられている。

【0031】この発明の第7の局面に従う半導体装置 は、ゲート電極を有する周辺回路部と、セル部とを備え る。上記セル部は、フローティングゲートとコントロー ルゲートが積層されてなり、互いに離されて形成された 第1積層ゲートと第2積層ゲートを有する。上記ゲート 電極の側壁にサイドウォールスペーサが設けられてい る。上記第1積層ゲートと上記第2積層ゲートとの間の 10 距離は、上記サイドウォールスペーサの幅の2倍よりも 小さくされている。上記第1および第2積層ゲートの側 壁には、サイドウォールスペーサが形成されていない。

【0032】この発明の第8の局面に従う半導体装置 は、ゲート電極を有する周辺回路部とセル部とを備え る。上記セル部は、フローティングゲートとコントロー ルゲートが積層されてなり、互いに離されて形成された 第1積層ゲートと第2積層ゲートを有する。上記ゲート 電極の側壁に、第1のサイドウォールスペーサが設けら れている。上記第1積層ゲートと上記第2積層ゲートと 20 の間の距離は、上記第1のサイドウォールスペーサの幅 の2倍よりも小さくされている。上記第1および第2の 積層ゲートの側壁には、上記第1積層ゲートと上記第2 積層ゲートとの間の距離の1/2よりも薄い厚みを有す る第2のサイドウォールスペーサが形成されている。

【0033】この発明の第9の局面に従う半導体装置の 製造方法においては、まず、基板の上に、第1のゲート と第2のゲートを互いに離して形成する。上記第1およ び第2のゲートの側壁に、上記基板に応力がかからない ように、その形状が選ばれたサイドウォールスペーサを *30* 形成する。

【0034】この発明の第10の局面に従う半導体装置 の製造方法においては、まず、半導体基板の上にフロー ティングゲートとコントロールゲートが積層されてな る、第1積層ゲートと第2積層ゲートを、共通ソース領 域を間に挟むように互いに離して形成する。上記第1積 層ゲートおよび上記第2積層ゲートを覆うように、上記 半導体基板の上にサイドウォールスペーサ形成用絶縁膜 を形成する。上記サイドウォール形成用絶縁膜をエッチ バックし、上記第1および第2の積層ゲートの、それぞ 40 れのドレイン領域側の側壁にサイドウォールスペーサを 形成する。上記第1積層ゲートと上記第2積層ゲートの 間に位置する、ソース側の、上記サイドウォールスペー サ形成用絶縁膜と分離酸化膜をセルフアラインで同時に エッチング除去する。上記フローティングゲートおよび 上記コントロールゲートの側壁を酸化する。

【0035】この発明の第11の局面に従う半導体装置 の製造方法においては、まず、半導体基板の上に、フロ ーティングゲートとコントロールゲートが積層されてな る、第1積層ゲートと第2積層ゲートを、共通ソース領 50 ートおよび上記第2積層ゲートを覆うように、上記半導

域を間に挟むように互いに離して形成する。上記フロー ティングゲートと上記コントロールゲートの側壁を酸化 する。上記第1積層ゲートおよび上記第2積層ゲートを 覆うように、上記半導体基板の上にサイドウォールスペ - サ形成用絶縁膜を形成する。上記サイドウォールスペ ーサ形成用絶縁膜をエッチバックし、上記第1および第 2積層ゲートの、それぞれのドレイン側の側壁にサイド ウォールスペーサを形成する。上記第1積層ゲートと上 記第2積層ゲートの間に位置する、ソース側の、上記サ イドウォールスペーサ形成用絶縁膜と分離酸化膜をセル フアラインで同時にエッチング除去する。

【0036】この発明の第12の局面に従う半導体装置 の製造方法においては、まず、半導体基板の上に、フロ ーティングゲートとコントロールゲートが積層されてな る、第1積層ゲートと第2積層ゲートを、共通ソース領 域を間に挟むように互いに離して形成する。上記第1積 層ゲートおよび上記第2積層ゲートを覆うように、上記 半導体基板の上にサイドウォールスペーサ形成用絶縁膜 を形成する。上記サイドウォールスペーサ形成用絶縁膜 をエッチバックし、上記第1積層ゲートおよび上記第2 積層ゲートの、ソース領域およびドレイン領域側の側壁 にそれぞれ、サイドウォールスペーサを形成する。上記 フローティングゲートと上記コントロールゲートの側壁 を酸化すると同時に、上記ソース領域および上記ドレイ ン領域の表面に熱酸化膜を形成する。

【0037】この発明の第13の局面に従う半導体装置 の製造方法においては、半導体基板の上に、第1、第2 および第3ゲート電極を順次並べて互いに平行に形成す る。上記第1、第2および第3ゲート電極を覆うよう に、上記半導体基板の上にサイドウォールスペーサ形成 用絶縁膜を形成する。上記第1ゲート電極と上記第2ゲ ート電極との間に位置する部分を露出させ、かつその他 の部分を覆うレジストパターンを、上記半導体基板の上 に形成する。上記レジストパターンをマスクにして、上 記サイドウォールスペーサ形成用絶縁膜をエッチバック し、上記第1および第2のゲート電極の互いに向い合う 側の両側壁に第1のサイドウォールスペーサを形成す る。上記レジストパターンを除去し、残りのサイドウォ ールスペーサ形成用絶縁膜をエッチバックし、上記第1 および第2のゲート電極の、互いに向い合わない側の両 側壁に第2のサイドウォールスペーサを形成する。上記 第1ゲート電極と上記第2ゲート電極との距離を、上記 第2のサイドウォールスペーサの厚さの2倍よりも小さ くして行なう。

【0038】この発明の第14の局面に従う半導体装置 の製造方法においては、まず、半導体基板の上に、フロ ーティングゲートとコントロールゲートが積層されてな る、第1積層ゲートと第2積層ゲートを、共通ソース領 域を挟むように互いに離して形成する。上記第1積層ゲ

体基板の上に窒化膜を形成する。上記窒化膜をエッチバックし、上記第1および第2のゲート電極の、互いに向い合わない側の両側壁に窒化膜のサイドウォールスペーサを形成する。上記第1積層ゲートと上記第2積層ゲートの間に位置する部分を露出させ、かつその他の部分を覆うレジストパターンを上記半導体基板の上に形成する。上記レジストパターンをマスクにして、上記第1積層ゲートと上記第2積層ゲートの間に位置する部分に存在する、ソース側の、窒化膜と分離酸化膜をエッチング除去する。上記フローティングゲートと上記コントロー 10 ルゲートの側壁を酸化する。

【0039】この発明の第15の局面に従う半導体装置 の製造方法においては、まず、半導体基板の上に、フロ ーティングゲートとコントロールゲートが積層されてな る、第1積層ゲートと第2積層ゲートを、共通ソース領 域を挟むように互いに離して形成する。上記フローティ ングゲートおよび上記コントロールゲートの側壁を酸化 する。上記第1積層ゲートおよび上記第2積層ゲートを 覆うように上記半導体基板の上に窒化膜を形成する。上 記室化膜をエッチバックし、上記第1および第2のゲー 20 ト電極の、互いに向い合わない側の両側壁に、窒化膜の サイドウォールスペーサを形成する。上記第1積層ゲー トと上記第2積層ゲートの間に位置する部分を露出さ せ、その他の部分を覆うレジストパターンを上記半導体 基板の上に形成する。上記レジストパターンをマスクに して、上記第1積層ゲートと上記第2積層ゲートの間に 位置する部分に存在する、ソース側の、窒化膜と分離酸 化膜をエッチング除去する。

【0040】この発明の第16の局面に従う半導体装置 の製造方法においては、まず、半導体基板の上に、フロ 30 ーティングゲートとコントロールゲートが積層されてな る、第1積層ゲートと第2積層ゲートとを、共通ソース 領域を挟むように互いに離して形成する。上記第1積層 ゲートおよび上記第2積層ゲートを被覆するように、プ ラズマ酸化膜またはCVD酸化膜を形成する。上記第1 積層ゲートおよび上記第2積層ゲートを覆うように、上 記半導体基板の上に窒化膜を形成する。上記窒化膜をエ ッチバックし、上記第1および第2の積層ゲートの、互 いに向い合わない側の両側壁に窒化膜のサイドウォール スペーサを形成する。上記第1積層ゲートと上記第2積 40 層ゲートの間に位置する部分を露出させ、かつその他の 部分を覆うレジストパターンを上記半導体基板の上に形 成する。上記レジストパターンをマスクにして、上記第 1 積層ゲートと上記第2 積層ゲートの間に位置する部分 に存在する、ソース側の、窒化膜と分離酸化膜をエッチ ング除去する。上記フローティングゲートと上記コント ロールゲートの側壁を酸化する。

【0041】この発明の第17の局面に従う半導体装置の製造方法においては、まず、半導体基板の上に、フローティングゲートとコントロールゲートが積層されてな 50

る、第1積層ゲートと第2積層ゲートを、共通ソース領 域を挟むように互いに離して形成する。上記フローティ ングゲートとコントロールゲートの側壁を酸化する。上 記第1積層ゲートおよび上記第2積層ゲートを被覆する ように、プラズマ酸化膜またはCVD酸化膜を形成す る。上記第1積層ゲートおよび上記第2積層ゲートを覆 うように上記半導体基板の上に窒化膜を形成する。上記 窒化膜をエッチバックし、上記第1および第2の積層ゲ ートの、互いに向い合わない側の両側壁に窒化膜のサイ ドウォールスペーサを形成する。上記第1積層ゲートと 上記第2積層ゲートの間に位置する部分を露出させ、か つその他の部分を覆うレジストパターンを上記半導体基 板の上に形成する。上記レジストパターンをマスクにし て、上記第1積層ゲートと上記第2積層ゲートの間に位 置する部分に存在する、ソース側の、窒化膜と分離酸化 膜をエッチング除去する。

【0042】この発明の第18の局面に従う半導体装置の製造方法においては、まず、半導体基板の上であって、周辺回路部にゲートを形成する。上記ゲートの側壁にサイドウォールスペーサを形成する。上記半導体基板の上であって、セル部に、フローティングゲートとコントロールゲートが積層されてなる第1積層ゲートと第2積層ゲートを、共通ソース領域を挟むように、互いに離して形成する。

【0043】この発明の第19の局面に従う方法は、上記第1積層ゲートの両側壁および上記第2積層ゲートの両側壁に、上記サイドウォールスペーサの膜厚よりも薄く、かつ上記第1積層ゲートと上記第2積層ゲートの間の距離の1/2以下の膜厚を有する第2サイドウォールスペーサを形成する。

[0044]

【発明の実施の形態】以下、この発明の実施の形態を図 について説明する。

【0045】実施の形態1

図1は、実施の形態1に係るNOR型フラッシュメモリ の断面図である。

【0046】半導体基板1の上に、トンネル酸化膜4a,4bを介在させて、フローティングゲート電極5a,5bとコントロールゲート7a,7bが積層されてなる、第1積層ゲート20aと第2積層ゲート20bが設けられている。第1および第2積層ゲート20a,20bの上には、WSi層とTEOS層が設けられている。半導体基板1の表面中であって、第1積層ゲート20aと第2積層ゲート20bの間に、ソース領域2が設けられている。

【0047】半導体基板1の表面中であって、第1積層ゲート20aを間に挟んで、ソース領域2の反対の側に第1のドレイン領域3aが設けられている。半導体基板1の表面中であって、第2積層ゲート20bを間に挟んで、ソース領域2の反対側に、第2のドレイン領域3b

が設けられている。第1および第2の積層ゲート20 a, 20bの、ドレイン領域3a, 3b側の側壁には、サイドウォールスペーサ18が設けられている。第1および第2積層ゲート20a, 20bの、ソース領域2の側の側壁には、サイドウォールスペーサが設けられていない。

【0048】第1および第2積層ゲート20a,20b を被覆するように、半導体基板1の上に、CVD酸化膜(CVD・SiO2(TEOS))21が設けられている。第1および第2積層ゲート20a,20bを覆うよ10 うに、BPSG(Boro Phospho Silicate Glass)で形成された層間絶縁膜22が半導体基板1の上に設けられている。層間絶縁膜22の上には、CVD酸化膜23が設けられている。CVD酸化膜(CVD・SiO2(TEOS))23および層間絶縁膜22中に、第1および第2ドレイン領域3a,3bに達するコンタクトホール24が設けられている。

【0049】コンタクトホール24の内壁面に接触するように、かつ、第1および第2ドレイン領域3a,3bに接触するように、TiN膜25が形成されている。コ 20ンタクトホール24内に、Wプラグ26が埋込まれている。Wプラグ26に接続されるように、A1配線27が、半導体基板1の上に設けられている。

【0050】実施の形態1に係るNOR型フラッシュメモリによれば、第1および第2積層ゲート20a, 20bの、ソース領域2の側の側壁にはサイドウォールスペーサが設けられていないので、酸化工程、高温熱処理工程を経ても、半導体基板に応力がかからず、半導体基板1には、結晶欠陥が発生しなくなる。ひいては、フラッシュメモリの性能、信頼性が向上する。

【0051】以下、図1に示すフラッシュメモリの製造 方法について説明する。図2は、図1に示すフラッシュ メモリの製造方法のプロセスフローを示す図である。

【0052】まず、従来例と同様に、図68までの工程を経由し、第1積層ゲート20a,20bを形成する。

【0053】図3を参照して、第1積層ゲート20a, 20bを覆うように、半導体基板1の上にサイドウォー ル絶縁膜(CVD-SiO<sub>2</sub>)14を堆積する。

【0054】図4を参照して、サイドウォール絶縁膜14をエッチバックし、第1および第2の積層ゲート20a,20bのそれぞれのドレイン領域3a,3b側の側壁に、サイドウォールスペーサ18を形成する。

【0055】図5を参照して、セルフアラインソースを形成するための開口部28aを有するフォトレジスト膜28を、写真製版により形成する。図5と図6を参照して、フォトレジスト膜28をマスクにして、セルフアラインソースのエッチングを行ない、ソース2側の、サイドウォール絶縁膜14と分離絶縁膜を除去する。次いで、セルフアラインソース工程を完了させる。なお、ここで、セルフアラインソース工程とは、図2と図64と

図65を参照して、写真製版+サイドウォール絶縁膜の エッチング+分離酸化膜のドライエッチング+イオン注 入+レジストパターンの除去を含む。

【0056】図7を参照して、フローティングゲート電極5とコントロールゲート電極7の側壁酸化を行なって、これらのエッジを丸める。このとき、ソース2側は、フローティングゲート電極5およびコントロールゲート電極7が剥き出しの状態で、ドレイン3a,3b側は、サイドウォールスペーサ18越しに側壁酸化を行なうので、ソース2側の方がドレイン3a,3b側よりも側壁の酸化量が多くなり、丸めの程度がより大きくなる。その結果、CHE書込の効率劣化は起こさない。また、NOR消去における、フローティングゲート電極のソース端エッジのデバイスに与える影響(たとえば、VTH分布幅の拡大、信頼性の低下等)を低減できる。

【0057】また、図5、図6および図7を参照して、ソース側のサイドウォール絶縁膜14を除去した後に、側壁酸化を行なうので、半導体基板1に応力はかからず、半導体基板1中に結晶欠陥は発生しない。

#### 0 【0058】実施の形態2

本実施の形態は、実施の形態1に係るNOR型フラッシュメモリの製造方法の変形例である。本実施の形態に係る方法で得られたフラッシュメモリの断面図は、図1に示すものと同じである。

【0059】実施の形態2に係るプロセスフローを、図8に示す。まず従来技術と同じように、図68までの工程を経由して、第1および第2の積層ゲート20a,20bを形成する。

【0060】続いて、図9を参照して、フローティング 30 ゲート電極5およびコントロールゲート電極7の側壁を 酸化する。

【0061】図10を参照して、第1および第2積層ゲート20a, 20bを覆うように、半導体基板1の上に、サイドウォール絶縁膜14を堆積する。

【0062】図11を参照して、サイドウォール絶縁膜14をエッチバックし、第1および第2積層ゲート20a,20bのそれぞれのドレイン領域3a,3b側の側壁にサイドウォールスペーサ18を形成する。

【0063】図12を参照して、セルフアラインソース 40 を形成するための開口部28aを有するフォトレジスト 膜28を、写真製版技術により形成する。

【0064】図12と図13を参照して、フォトレジスト膜28をマスクにして、セルフアラインソース部分のエッチングを行なって、ソース2側のサイドウォール絶縁膜14と分離絶縁膜を除去する。次いで、セルフアラインソース工程を完了させる。

インソースのエッチングを行ない、ソース 2 側の、サイ 【0 0 6 5】本実施の形態によれば、図 9 を参照して、ドウォール絶縁膜 1 4 と分離絶縁膜を除去する。次い フローティングゲート 5 およびコントロールゲート電極で、セルフアラインソース工程を完了させる。なお、こ 7 を剥き出した状態で、それらの側壁酸化を行なうのこで、セルフアラインソース工程とは、図 2 と図 6 4 と 50 で、ソース側とドレイン側のそれぞれの電極の丸めの程

度は等しくなる。したがって、ドレインエッジで、放電 (discharge) するフラッシュメモリでは、信頼性がよ り髙くなる。

#### 【0066】実施の形態3

図14は、実施の形態3に係るNOR型フラッシュメモ リの断面図である。図14に示すフラッシュメモリは、 以下の点を除いて、図1に示すフラッシュメモリと同一 であるので、同一または相当する部分には、同一の参照 番号を付し、その説明を繰返さない。

ッシュメモリとの異なる点は、第1および第2積層ゲー ト20a, 20bのソース領域2の側の側壁にも、サイ ドウォールスペーサ181が設けられていることであ る。ドレイン3 a, 3 b 側のサイドウォールスペーサ1 8とソース側のサイドウォールスペーサ181の形状は 異なっている。また、サイドウォールスペーサ18の直 下に熱酸化膜29が存在し、ソース領域2の表面にも、 熱酸化膜29が存在する。サイドウォールスペーサ18 の直下の熱酸化膜29は、ドレイン領域3a, 3bの表 面全面に延びて形成されている。

【0068】ソース領域2の表面に、熱酸化膜29が形 成されているので、ソース2側の半導体基板1の表面 に、結晶欠陥が発生するのが抑制される。また、熱酸化 膜29は、サイドウォールスペーサ18の直下のみなら ず、ドレイン領域3a,3bの表面に広く延びて形成さ れている。したがって、ドレイン領域3a,3bの表面 に生じている、高濃度イオン注入による注入ダメージ (および、高濃度イオン注入によってアモルファス化さ れた基板)が後の熱処理によって再結晶化する際に生じ る結晶欠陥の発生が、抑制される。つまり、本実施の形 30 態では、ソース2側のみでなく、ドレイン3a、3b側 の結晶欠陥の発生も抑制できる。

【0069】次に、図14に示すフラッシュメモリの製 造方法について説明する。図15は、図14に示すフラ ッシュメモリの製造方法のプロセスフローを示す図であ

【0070】まず、図71に示すまでの従来工程と同様 の工程を経由する。次に、図71と図16を参照して、 サイドウォール絶縁膜14をエッチバックし、第1積層 ゲート20aおよび第2積層ゲート20bの、ソース領 40 域2およびドレイン領域3 a, 3 b 側の側壁にそれぞ れ、サイドウォールスペーサ18,181を形成する。 このとき、第1積層ゲート20aと第2積層ゲート20 bとの間隔は狭いので、サイドウォールスペーサ18の 幅とサイドウォールスペーサ181の幅は異なってく る。

【0071】図17を参照して、フローティングゲート 電極5とコントロールゲート電極7の側壁を酸化する。 このとき、サイドウォールスペーサ18の下に熱酸化膜 29が形成され、ソース領域2の表面にも熱酸化膜29 50 18

が形成される。また、サイドウォールスペーサ18の直 下に形成された熱酸化膜29は、ドレイン領域3a,3 bの表面に延びるように形成される。その後、所定の工 程を経ることによって、図14の装置が形成される。

#### 【0072】実施の形態4

図18は、実施の形態4に係る、MOSトランジスタの 断面図である。

【0073】図18を参照して、半導体基板1の上に、 第1ゲート電極31および第2ゲート電極32が設けら 【0067】図14のフラッシュメモリと、図1のフラ 10 れている。第2ゲート電極32の隣に第3ゲート電極 (図示せず) が、互いに平行に設けられている。第1の ゲート電極31と第2のゲート電極32との距離は、第 2ゲート電極32と図示しない第3ゲート電極との距離 よりも狭くされている。第2ゲート電極32の、第3ゲ ート電極側の側壁にはサイドウォールスペーサ33が設 けられている。第1ゲート電極31と第2ゲート電極3 2との距離は、サイドウォールスペーサ33の膜厚の2 倍よりも小さくされている。

> 【0074】第1ゲート電極31と第2ゲート電極32 の、互いに向かい合う側の側壁には、サイドウォールス ペーサ33の幅よりも狭い幅を有するサイドウォールス ペーサ34が設けられている。サイドウォールスペーサ 33,34の形状を、このように選ぶことにより、半導 体基板1に応力がかからないようになる。ひいては、基 板1に、結晶欠陥が発生するのを抑制することができ

【0075】なお、サイドウォールスペーサ33、34 は、CVD-SiO2 (TEOS) で形成される。

【0076】次に、図18に示すMOSトランジスタの 製造方法について説明する。図19および図20は、図 18に示すMOSトランジスタを製造するためのプロセ スフローを示す図である。

【0077】図21を参照して、半導体基板1の上に、 ゲート絶縁膜35を介在させて、第1ゲート電極31と 第2ゲート電極32および、その隣に、第3ゲート電極 (図示せず)を互いに平行に形成する。第1ゲート電極 31および第2ゲート電極32および第3ゲート電極を 覆うように、半導体基板1の上にサイドウォール絶縁膜 14を形成する。第1ゲート電極31と第2ゲート電極 32との間に位置する部分を露出させて、かつその他の 部分を覆うフォトレジストパターン37を、半導体基板 1の上に形成する。フォトレジストパターン37をマス クにして、サイドウォール絶縁膜14をエッチバック し、第1および第2のゲート電極31,32の、互いに 向かい合う側の両側壁に第1のサイドウォールスペーサ 34,34を形成する。

【0078】図23と図24を参照して、フォトレジス トパターン37を除去し、残りのサイドウォール絶縁膜 14をエッチバックし、第1および第2ゲート電極3 1,32の、互いに向かい合わない側の両側壁に、第2

のサイドウォールスペーサ33,33を形成する。本実施の形態では、第1ゲート電極31と第2ゲート電極3 2との距離を、第2のサイドウォールスペーサ33の厚さの2倍よりも小さくして行なうことが特徴である。

【0079】図25~図28は、本実施の形態に係るMOSトランジスタの他の製造方法の工程を示す図である。まず、図21および図22に示す工程と同様の工程を経由する。

【0080】図25を参照して、サイドウォール絶縁膜 14を図23のようにエッチバックする代わりに、異方 10性のドライエッチングを行ない、第1のゲート電極31と第2のゲート電極34の、互いに向かい合う側の側壁 に、サイドウォールスペーサを形成しないようにしてもよい。

【0081】図26を参照して、フォトレジストパターン37を除去し、残りのサイドウォール絶縁膜14をエッチバックし、第1および第2のゲート電極31,32の、互いに向かい合わない側の両側壁にサイドウォールスペーサ33を形成する。

【0082】また、変形例として、図22に示す写真製 20版工程の前に、図21と図27を参照して、サイドウォール絶縁膜14のエッチバックを行ない、その後、図28を参照して、写真製版技術により、第1ゲート電極31と第2ゲート電極32との間に位置する部分を露出させて、かつその他の部分を覆うフォトレジストパターン37を、半導体基板1の上に形成する。その後、二度目のエッチバックを行ない、フォトレジストパターン37を除去する。すると、図24と同様の構造が得られる。

【0083】実施の形態5

図 2 9 は、実施の形態 5 に係るNOR型フラッシュメモ 30 リの断面図である。

【0084】図29に示すNOR型フラッシュメモリは、図1に示すNOR型フラッシュメモリとは、以下の点を除いて同一であるので、同一または相当する部分には同一の参照番号を付し、その説明を繰返さない。

【0085】図29の装置が図1の装置と異なる点は、第1積層ゲート20aと第2積層ゲート20bのドレイン側に形成されたサイドウォールスペーサ18,18が窒化膜で形成されている点であり、かつ、コンタクト40がセルフアラインに形成されている点である。このように構成することにより、後の酸化工程、高温熱処理工程時に発生するソース2側の結晶欠陥を抑制できる。さらに、ドレイン側では、セルフアラインコンタクトが実現できるので、ドレイン側のゲートーゲート間距離を小さくすることができ、ひいてはフラッシュメモリのセルサイズをさらに微細化できる。

【0086】次に、図29に示すNOR型フラッシュメモリの製造方法について説明する。図30は、図29に示すフラッシュメモリの製造のためのプロセスフローを示す図である。

【0087】まず、従来の図68に示すまでの工程と同様の工程を経由する。図31を参照して、第1積層ゲート20aと第2積層ゲート20bを覆うように、窒化膜(SiN)41を堆積する。

【0088】図31と図32を参照して、窒化膜41のエッチバックを行なって、第1積層ゲート20aおよび第2積層ゲート20bのドレイン領域3a,3b側の側壁に、窒化膜のサイドウォールスペーサ18,18を形成する。

【0089】図33を参照して、第1積層ゲート20aと第2積層ゲート20bの間に位置する部分を露出させ、かつその他の部分を覆うフォトレジストパターン37を半導体基板1の上に形成する。図33と図34を参照して、フォトレジストパターン37をマスクにして、第1積層ゲート20aと第2積層ゲート20bの間に位置する部分に存在する、ソース側の、窒化膜41と分離酸化膜(図示せず)をエッチング除去する。次いで、セルフアラインソース工程を完了させる。その後、フォトレジストパターン37を除去する。

【0090】図34と図35を参照して、フローティングゲート電極5とコントロールゲート電極7の側壁を酸化し、これらのエッジを丸める。このとき、ソース領域2側は、フローティングゲート電極7およびコントロールゲート電極7が剥き出しの状態で、一方、ドレイン側は、窒化膜のサイドウォールスペーサ18越しに側壁酸化を行なうので、ソース領域2側の方がドレイン領域3a,3b側よりも側壁の酸化量が多くなり、丸めの程度が大きくなる。以下、所定の工程を経由することによって、図29装置が実現される。

0 【0091】実施の形態6

本実施の形態も、図29に示すNOR型フラッシュメモリの他の製造方法に係る。

【0092】図36は、実施の形態6に係る製造方法のプロセスフローを示す図である。まず、図68に示す従来の工程と、同様の工程を経由する。その後、フローティングゲート電極5およびコントロールゲート電極7の側壁を酸化する。

【0093】図37を参照して、第1積層ゲート20a および第2積層ゲート20bを覆うように、半導体基板 1の上に窒化膜(SiN)41を堆積する。

【0094】図37と図38を参照して、窒化膜41をエッチバックし、第1および第2ゲート電極20a,20bの、互いに向かい合わない側の両側壁に窒化膜のサイドウォールスペーサ18,18を形成する。

【0095】図39を参照して、第1積層ゲート20aと第2積層ゲート20bの間に位置する部分を露出させ、かつその他の部分を覆うフォトレジストパターン37を半導体基板1の上に形成する。フォトレジストパターン37をマスクにして、第1積層ゲート20aと第250積層ゲート20bの間に位置する部分に存在する、ソー

ス側の、窒化膜41と分離酸化膜をエッチング除去す る。その後、セルフアラインソース工程を完了させる。

【0096】本実施の形態によれば、フローティングゲ ート電極5およびコントロールゲート電極7を剥き出し の状態で、それらの側壁酸化を行なうので、ソース側と ドレイン側の丸めの程度は等しくなる。

#### 【0097】実施の形態7

図40は、実施の形態7に係るNOR型フラッシュメモ リの断面図である。なお、図40装置において、図1に 示す装置と同一または相当する部分には、同一の参照番 10 号を付し、その説明を繰返さない。

【0098】本実施の形態に係るNOR型フラッシュメ モリによれば、第1積層ゲート20 a および第2積層ゲ ート20bのソース側の側壁には、サイドウォールスペ ーサが存在しない。第1積層ゲート20 a および第2積 層ゲート20bのドレイン側の側壁には、窒化膜のサイ ドウォールスペーサ18が存在する。窒化膜のサイドウ オールスペーサ18は、第1および第2のゲート電極2 0 a, 2 0 bの側壁に、バッファ層(プラズマ酸化膜あ るいはCVD酸化膜で形成される) 42を介在させて設 20 けられている。また、バッファ層42は、サイドウォー ルスペーサ18と半導体基板1の間にも形成されてい る。また、コンタクト40はセルフアライン的に形成さ れている。

【0099】本実施の形態によれば、後の酸化工程、高 温熱処理工程で発生する、ソース領域2側の結晶欠陥の 発生を抑制できる。さらに、サイドウォールスペーサ1 8と半導体基板1との間に発生する応力による、界面順 位の発生を抑制できる。さらに、ドレイン領域3a,3 b側では、セルフアラインコンタクトを実現できるの で、ドレイン領域3a,3b側のゲートーゲート間距離 を小さくすることができ、ひいては、フラッシュメモリ のセルサイズをさらに微細化することができる。また、 プラズマ酸化膜をバッファ層42にすると、窒化膜より 出てくる水素を、プラズマ酸化膜のダングリングボンド で終端できるので、高信頼性のフラッシュメモリが実現 できる。

【0100】以下、図40に示すNOR型フラッシュメ モリの製造方法について説明する。図41に、図40に 示すNOR型フラッシュメモリの製造方法のプロセスフ 40

【0101】まず、図68までに示す従来工程と同様の 工程を経由する。図68と図42を参照して、第1積層 ゲート20 a および第2積層ゲート20 b を被覆するよ うに、プラズマ酸化膜またはCVD酸化膜で形成される バッファ層42を、半導体基板1の上に形成する。第1 積層ゲート20aおよび第2積層ゲート20bを覆うよ うに、半導体基板1の上に窒化膜 (SiN) 41を形成 する。

エッチバックし、第1および第2の積層ゲート電板20 a, 20bの、互いに向かい合わない側の両側壁に窒化 膜のサイドウォールスペーサ18、18を形成する。

【0103】図44を参照して、セルフアラインソース 工程のための写真製版技術により、第1積層ゲート20 aと第2積層ゲート20bの間に位置する部分を露出さ せ、かつその他の部分を覆うフォトレジストパターン3 7を、半導体基板1の上に形成する。

【0104】図44と図45を参照して、フォトレジス トパターン37をマスクにして、第1積層ゲート20a と第2積層ゲート20bの間に位置する部分に存在す る、ソース側の、窒化膜41と分離酸化膜(図示せず) をエッチング除去する。次いで、セルフアラインソース 工程を完了させる。

【0105】図46を参照して、フローティングゲート 電極5とコントロールゲート電極7の側壁を酸化し、こ れらのゲートの側壁を丸める。

【0106】このとき、ソース側は、フローティングゲ ート5およびコントロールゲート7が剥き出しの状態 で、一方、ドレイン側は、サイドウォールスペーサ18 越しに側壁酸化を行なうので、ソース側の方がドレイン 側よりも、側壁酸化量が多くなり、丸めの程度が大きく なる。

【0107】実施の形態8

図47は、実施の形態8に係る製造方法のプロセスフロ ーを示す図である。

【0108】まず、図68に示す従来工程と同様の工程 を経由する。その後、フローティングゲート5とコント ロールゲート7の側壁酸化を行なう。

【0109】図48を参照して、第1積層ゲート20a と第2積層ゲート20bの側壁を被覆するように、プラ ズマ酸化膜あるいはCVD酸化膜で、バッファ層42を 形成する。第1積層ゲート20aおよび第2積層ゲート 40 bを覆うように、半導体基板1の上に窒化膜41を 形成する。

【0110】図48と図49を参照して、窒化膜41を エッチバックし、第1および第2の積層ゲート20 a, 29 bの、互いに向かい合わない側の両側壁に、窒化膜 のサイドウォールスペーサ18,18を形成する。

【0111】図50を参照して、セルフアラインソース 工程のための写真製版を行ない、第1積層ゲート20a と第2積層ゲート20bの間に位置する部分を露出さ せ、かつその他の部分を覆うフォトレジストパターン3 7を半導体基板1の上に形成する。

【0112】フォトレジストパターン37をマスクにし て、第1積層ゲート20aと第2積層ゲート20bの間 に位置する部分に存在する、ソース側の、窒化膜41と 分離酸化膜(図示せず)をエッチング除去する。次い で、セルフアラインソース工程を完了させる。次に、所 【0102】図42と図43を参照して、窒化膜41を 50 定の工程を経由することによって、図40に示すNOR 型フラッシュメモリを完成することができる。

【0113】本実施の形態8によれば、フローティングゲート5およびコントロールゲート7の側壁酸化を、こららを剥き出しの状態で行なうので、これらの、ソース側とドレイン側の丸めの程度は等しくなる。

#### 【0114】実施の形態9

図51は、実施の形態9に係るフラッシュメモリの断面 図である。

【0115】図51を参照して、実施の形態9に係るフラッシュメモリは、周辺回路部43とセル部44とを備 10 える。周辺回路部43はゲート電極45を有する。セル部44は、フローティングゲート5とコントロールゲート7が積層されてなり、互いに離されて形成された第1積層ゲート20aと第2積層ゲート20bを有する。ゲート電極45の側壁には、厚いサイドウォールスペーサ46が設けられている。サイドウォールスペーサ46を厚くするのは、周辺回路部では、高耐圧を必要とするからである。

【0116】第1積層ゲート20aと第2積層ゲート2 0 b の間の距離は、周辺回路部のサイドウォールスペー 20 サ46の幅の2倍よりも狭くされている。第1積層ゲー ト20aおよび第2積層ゲート20bのそれぞれの側壁 には、サイドウォールスペーサが形成されていない。ゲ ート電極45、第1積層ゲート20aおよび第2積層ゲ ート20bを被覆するように、CVD-SiO₂膜47 が、半導体基板1の上に形成されており、これらを被覆 するように、BPSGから形成される層間絶縁膜48が 設けられている。層間絶縁膜48の上に、CVD-Si O<sub>2</sub> 膜49 が形成されている。CVD-SiO<sub>2</sub> 膜49と 層間絶縁膜48を貫通するように、コンタクトホール5 0が形成されている。コンタクトホール50の側壁を被 覆するように、TiN膜25が形成されている。コンタ クトホール 5 0 内を、Wプラグ 5 1 が埋込んでいる。W プラグ51に接触するように、A1配線27が、半導体 基板1の上に形成されている。

【0117】実施の形態9に係る半導体装置によれば、セル部44の結晶欠陥の発生を抑制することができる。それによって、性能、信頼性のよいセルが実現できる。また、周辺回路部43では、厚い幅を有するサイドウォールスペーサ46が形成されているので、高耐圧の動作 40が可能となるトランジスタが得られる。

【0118】従来技術においては、セルと周辺回路部のゲート形成は、メモリセルのコントロールゲートと周辺のゲートを同時にエッチングし、その後、写真製版を用いて、セル部のみを開口し、次にコントロールゲートとレジストをマスクとして、フローティングゲートをエッチングし、これによって、積層ゲートを形成し、その後、セル部と周辺回路部のサイドウォールスペーサを同時に形成することにより行なっていた。あるいは、周辺回路部とセル部のエッチングを分けるフローとして、写 50

- *24* 部を字全にレジストで悪い 国:

真製版を用いて、セル部を完全にレジストで覆い、周辺 回路部のゲートのみがパターニングされるようなマスク を用いていた。

【0119】このようなマスクを用い、エッチングを施し、周辺回路部のゲートを形成していた。次に、周辺回路部を完全に覆い、セル部のコントロールゲートのみがパターニングされるようなマスクを用いて、写真製版を行ない、コントロールゲートとフローティングゲートを順次エッチングし、それによって、積層ゲートを形成していた。この方法では、セル部に結晶欠陥が発生し、性能および信頼性に劣る半導体装置が得られるという問題点があった。

【0120】本実施の形態は、このような問題点を解決するためになされたものである。図52を参照して、セル部のコントロールゲートおよび周辺回路部のゲートとなるポリシリコンを堆積する。その後、セル部を完全に覆い、かつ周辺回路部のみに、所望のゲートがパターニングされるような、パターンを有する、フォトレジストパターン52を、基板1の上に写真製版により形成する。

【0121】図52と図53を参照して、フォトレジストパターン52をマスクにして、エッチングを行ない、周辺回路部のゲート45を形成する。

【0122】図54を参照して、サイドウォール絶縁膜を堆積し(図示せず)、これをエッチバックし、周辺回路部のみに、サイドウォールスペーサ46を形成する。

【0123】その後、図55を参照して、周辺回路部を完全にレジストで覆い(図示せず)、セル部のみ所望のゲートがパターニングされるようなマスク(図示せず)を用いて、写真製版を行ない、コントロールゲート7のエッチングおよびフローティングゲート5のエッチングを順次行なう。その後、所定の工程を経て、図51に示す半導体装置を得る。

#### 【0124】実施の形態10

図56は、実施の形態10に係るフラッシュメモリの断面図である。図56に示すフラッシュメモリは、図51に示すフラッシュメモリと以下の点を除いて、同一であるので、同一または相当する部分には、同一の参照番号を付し、その説明を繰返さない。

【0125】図56を参照して、第1積層ゲート20aと第2積層ゲート20bとの間の距離は、第1のサイドウォールスペーサ46の幅の2倍よりも小さくされている。第1および第2の積層ゲート20a,20bの側壁には、第1積層ゲート20aと第2積層ゲート20bとの間の距離の1/2よりも薄い厚みを有する第2のサイドウォールスペーサ53が形成されている。

【0126】実施の形態10に係るフラッシュメモリによれば、セル部の結晶欠陥を抑制し、性能、信頼性のよいセルが実現できる。また、周辺回路部では、厚い幅を有するサイドウォールスペーサ46が形成されているの

方法の順序の第5の工程における半導体装置の断面図で ある。

で、高耐圧の動作が可能となるトランジスタとなる。さ らに、セル部に、サイドウォールスペーサ53越しのイ オン注入を行なうことができるため、図51装置と比べ て、より高耐圧あるいはより低い寄生抵抗を有するセル を形成することができる。

【図8】 実施の形態2に係るフラッシュメモリの製造 工程のプロセスフローを示す図である。

【0127】以下、図56に示すフラッシュメモリの製 造方法について説明する。まず、図52~図55に示す 工程と同様の工程を経由する。

【図9】 実施の形態2に係るフラッシュメモリの製造 方法の順序の第1の工程における半導体装置の断面図で

【0128】次に、図57を参照して、1回目のサイド ウォール絶縁膜(サイドウォールスペーサ46を形成す 10 るためのもの)よりも薄く、かつセル部の最少のゲート ーゲート間距離の、1/2以下の膜厚で、2回目のサイ ドウォール絶縁膜55を堆積する。

【図10】 実施の形態2に係るフラッシュメモリの製 造方法の順序の第2の工程における半導体装置の断面図 である。

【0129】図57と図58を参照して、サイドウォー ル絶縁膜55をエッチバックし、周辺回路部には厚いサ イドウォールスペーサ46を形成し、セル部には、ゲー トーゲート間が埋込まれない程度の幅を有する、サイド ウォールスペーサ53を形成する。その後、所定の工程 を経ることによって、図56に示すフラッシュメモリが 完成する。

【図11】 実施の形態2に係るフラッシュメモリの製 造方法の順序の第3の工程における半導体装置の断面図 である。

【0130】今回開示された実施の形態はすべての点で 例示であって制限的なものではないと考えられるべきで ある。本発明の範囲は上記した説明ではなくて特許請求 の範囲によって示され、特許請求の範囲と均等の意味お よび範囲内でのすべての変更が含まれることが意図され る。

【図12】 実施の形態2に係るフラッシュメモリの製 造方法の順序の第4の工程における半導体装置の断面図 である。

### [0131]

実施の形態2に係るフラッシュメモリの製 【図13】 造方法の順序の第5の工程における半導体装置の断面図 である。

【発明の効果】以上説明したとおり、この発明によれ ば、サイドウォールスペーサの形状を、基板に応力がか からないように選んでいるので、基板中に結晶欠陥は生 30 じない。ひいては、デバイス特性に優れた半導体装置が 得られる。

20 【図14】 実施の形態3に係るフラッシュメモリの断 面図である。

【図15】 実施の形態3に係るフラッシュメモリの製 造工程のプロセスフローを示す図である。

【図面の簡単な説明】 実施の形態1に係るフラッシュメモリの断面 【図1】 図である。

造方法の順序の第1の工程における半導体装置の断面図 である。 【図17】 実施の形態3に係るフラッシュメモリの製

造方法の順序の第2の工程における半導体装置の断面図

【図16】 実施の形態3に係るフラッシュメモリの製

【図2】 実施の形態1に係るフラッシュメモリを製造 するためのプロセスフローを示す図である。

【図18】 実施の形態4に係るMOSトランジスタの 断面図である。

である。

実施の形態1に係るフラッシュメモリの製造 方法の順序の第1の工程における半導体装置の断面図で ある。

【図19】 実施の形態に係るMOSトランジスタの製 造方法のプロセスフローを示す図である。

【図4】 実施の形態1に係るフラッシュメモリの製造 方法の順序の第2の工程における半導体装置の断面図で ある。

【図20】 実施の形態4に係るMOSトランジスタの 他の製造方法のプロセスフローを示す図である。 【図21】 実施の形態4に係るMOSトランジスタの

【図5】 実施の形態1に係るフラッシュメモリの製造 方法の順序の第3の工程における半導体装置の断面図で

製造方法の順序の第1の工程における半導体装置の断面 図である。 【図22】 実施の形態4に係るMOSトランジスタの

ある。

40 製造方法の順序の第2の工程における半導体装置の断面 図である。

実施の形態1に係るフラッシュメモリの製造 【図6】 方法の順序の第4の工程における半導体装置の断面図で ある。

【図23】 実施の形態4に係るMOSトランジスタの 製造方法の順序の第3の工程における半導体装置の断面 図である。

【図7】 実施の形態1に係るフラッシュメモリの製造 50 図である。

【図24】 実施の形態4に係るMOSトランジスタの 製造方法の順序の第4の工程における半導体装置の断面 図である。

【図25】 実施の形態4に係るMOSトランジスタの 製造方法の順序の第5の工程における半導体装置の断面 【図26.】 実施の形態4に係るMOSトランジスタの 製造方法の順序の第6の工程における半導体装置の断面 図である。

【図27】 実施の形態4に係るMOSトランジスタの 製造方法の変形例の順序の第1の工程における半導体装 置の断面図である。

【図28】 実施の形態4に係るMOSトランジスタの 製造方法の変形例の順序の第2の工程における半導体装 置の断面図である。

【図30】 実施の形態5に係るフラッシュメモリの製造方法のプロセスフローを示す図である。

【図31】 実施の形態5に係るフラッシュメモリの製造方法の順序の第1の工程における半導体装置の断面図である。

【図32】 実施の形態5に係るフラッシュメモリの製造方法の順序の第2の工程における半導体装置の断面図である。

【図33】 実施の形態5に係るフラッシュメモリの製造方法の順序の第3の工程における半導体装置の断面図である。

【図34】 実施の形態5に係るフラッシュメモリの製造方法の順序の第4の工程における半導体装置の断面図である。

【図35】 実施の形態5に係るフラッシュメモリの製造方法の順序の第5の工程における半導体装置の断面図である。

【図36】 実施の形態6に係るフラッシュメモリの製造方法のプロセスフローを示す図である。

【図37】 実施の形態6に係るフラッシュメモリの製造方法の順序の第1の工程における半導体装置の断面図である。

【図38】 実施の形態6に係るフラッシュメモリの製造方法の順序の第2の工程における半導体装置の断面図である。

【図39】 実施の形態6に係るフラッシュメモリの製造方法の順序の第3の工程における半導体装置の断面図である。

【図40】 実施の形態7に係るフラッシュメモリの断面図である。

【図41】 実施の形態7に係るフラッシュメモリの製造方法のプロセスフローを示す図である。

【図42】 実施の形態7に係るフラッシュメモリの製造方法の順序の第1の工程における半導体装置の断面図である。

【図43】 実施の形態7に係るフラッシュメモリの製造方法の順序の第2の工程における半導体装置の断面図である。

【図44】 実施の形態7に係るフラッシュメモリの製 50

造方法の順序の第3の工程における半導体装置の断面図 である。

【図45】 実施の形態7に係るフラッシュメモリの製造方法の順序の第4の工程における半導体装置の断面図である。

【図46】 実施の形態7に係るフラッシュメモリの製造方法の順序の第5の工程における半導体装置の断面図である。

【図47】 実施の形態8に係るフラッシュメモリの製造方法のプロセスフローを示す図である。

【図48】 実施の形態8に係るフラッシュメモリの製造方法の順序の第1の工程における半導体装置の断面図である。

【図49】 実施の形態8に係るフラッシュメモリの製造方法の順序の第2の工程における半導体装置の断面図である。

【図50】 実施の形態8に係るフラッシュメモリの製造方法の順序の第3の工程における半導体装置の断面図である。

20 【図51】 実施の形態9に係るフラッシュメモリの断面図である。

【図52】 実施の形態9に係るフラッシュメモリの製造方法の順序の第1の工程における半導体装置の断面図である。

【図53】 実施の形態9に係るフラッシュメモリの製造方法の順序の第2の工程における半導体装置の断面図である。

【図54】 実施の形態9に係るフラッシュメモリの製造方法の順序の第3の工程における半導体装置の断面図 30 である。

【図55】 実施の形態9に係るフラッシュメモリの製造方法の順序の第4の工程における半導体装置の断面図である。

【図56】 実施の形態10に係るフラッシュメモリの 断面図である。

【図57】 実施の形態10に係るフラッシュメモリの 製造方法の順序の第1の工程における半導体装置の断面 図である。

【図58】 実施の形態10に係るフラッシュメモリの 40 製造方法の順序の第2の工程における半導体装置の断面 図である。

【図59】 従来のフラッシュメモリの断面図である。

【図60】 従来のNOR型フラッシュメモリのアレイ 構成を示す図である。

【図61】 従来のNOR型フラッシュメモリの、アレイレイアウトを示す図である。

【図62】 図61におけるA-A線に沿う断面図である。

【図63】 図61におけるB-B線に沿う断面図である。

28

【図 6 4 】 図 6 1 における C - C 線に沿う断面図であ

【図65】 セルフアラインソースを形成する方法を示す概念図である。

【図66】 従来のNOR型フラッシュメモリの問題点を示す図である。

【図67】 従来のNOR型フラッシュメモリの製造方法のプロセスフローを示す図である。

【図68】 従来のNOR型フラッシュメモリの製造方法の順序の第1の工程における半導体装置の断面図である。

【図69】 従来のNOR型フラッシュメモリの製造方法の順序の第2の工程における半導体装置の断面図である。

【図70】 従来のNOR型フラッシュメモリの製造方法の順序の第3の工程における半導体装置の断面図である。

【図71】 従来のNOR型フラッシュメモリの製造方法の順序の第4の工程における半導体装置の断面図である。

【図72】 従来のNOR型フラッシュメモリの製造方

法の順序の第5の工程における半導体装置の断面図である。

【図73】 従来のNOR型フラッシュメモリの製造方法の順序の第6の工程における半導体装置の断面図である。

【図74】 他の従来例に係るNOR型フラッシュメモリの製造方法のプロセスフローを示す図である。

【図75】 他の従来例に係るNOR型フラッシュメモリの製造方法の順序の第1の工程における半導体装置の断面図である。

【図76】 他の従来例に係るNOR型フラッシュメモリの製造方法の順序の第2の工程における半導体装置の断面図である。


【図77】 従来のMOSトランジスタの問題点を示す 図である。

#### 【符号の説明】


1 半導体基板、2 ソース領域、3 ドレイン領域、

5 フローティングゲート、7 コントロールゲート、


18 サイドウォールスペーサ、20a 第1積層ゲー 0 ト、20b 第2積層ゲート。




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図18】




【図12】




【図14】




【図17】




【図24】




【図13】




【図16】




【図19】




【図20】




【図21】




【図23】




【図22】




【図26】




【図25】




[図28]




【図27】




【図29】




【図31】




【図33】




【図30】




【図32】





【図34】





【図35】


















































【図56】


【図77】






【図58】







[図60]












【図64】






【図70】




【図72】




【図71】


【図73】




【図75】



【図76】





#### フロントページの続き

Fターム(参考) 5F001 AA01 AB08 AD51 AG07 AG10

AG12 AG21 AG30

5F083 EP02 EP23 EP55 EP77 ER02

ER03 ER14 ER22 GA30 JA04

JA35 JA36 JA39 JA40 JA53

JA56 KA05 KA11 MA05 MA06

MA20 PR29

5F101 BA01 BB05 BD32 BH02 BH09

BH14 BH16 BH19